|
| 灿芯股份(688691)经营总结 | | 截止日期 | 2025-06-30 | | 信息来源 | 2025年中期报告 | | 经营情况 | 二、经营情况的讨论与分析
报告期内，受客户需求波动及收入结构变化影响，同时随着公司加大研发投入，导致公司业绩同比有所下降。2025年1-6月，公司实现营业收入28,179.88万元，归属于上市公司股东的净利润为-6,088.23万元，归属于上市公司股东的扣除非经常性损益的净利润为-7,005.56万元。
受客户需求波动影响，公司本报告期营业收入同比有所下降，但一方面公司芯片设计业务收入同比呈现增长趋势，且本报告期完成流片验证的项目数量亦同比增长，为公司后续量产业务收入奠定了基础；另一方面公司2025年第二季度芯片量产业务收入环比增长24.80%，呈现改善态势。同时公司出于长远发展考虑，报告期内持续围绕“IP＋平台”开展研发工作，在高速接口IP、高性能模拟IP及系统级芯片平台方面持续取得研发进展，研发费用同比增长43.25%。
（一）报告期内主要财务表现
1、营业收入情况
（1）按业务类型构成情况2025年1-6月，公司实现营业收入28,179.88万元，均为一站式芯片定制服务收入。公司营业收入按业务类型可分为芯片设计业务收入和芯片量产业务收入。
公司2025年1-6月及2024年1-6月营业收入构成情况（按业务类型）从而带动公司芯片设计业务收入快速增长。公司2025年1-6月完成流片验证的项目数量为130个，同比增加80.56%。芯片量产业务实现收入14,014.62万元，较去年同期下降71.11%，主要系去年同期对公司量产业务贡献较大的部分客户因其需求变动减少对公司采购，同时公司新增项目收入尚不足以弥补前述收入变动影响所致。与此同时，公司芯片量产业务收入环比已有所回升，2025年第二季度芯片量产业务收入环比增长24.80%，呈现改善态势。
（2）按服务类型构成情况
公司营业收入按服务类型可分为全定制服务和工程定制服务，区分公司全定制服务与工程定制服务的分界点为设计数据校验环节。报告期内公司全定制服务实现收入11,870.10万元，较去年同期下降72.23%，工程定制服务实现收入16,309.79万元，较去年同期下降2.14%。公司本报告期全定制服务收入下降较多主要系部分全定制服务客户本期对公司量产采购量下降所致。
公司2025年1-6月及2024年1-6月营业收入构成情况（按服务类型）控制、消费电子、网络通信、汽车电子、智慧城市等行业。报告期内公司营业收入按下游应用领从客户群体而言，公司下游客户主要为系统厂商和芯片设计公司，系统厂商是指面向终端应用提供整机系统设备的厂商；芯片设计公司是指从事自有品牌芯片产品设计研发及销售的企业。公司本期来自于系统厂商、芯片设计公司及其他类型客户的收入占比分别为25.50%、65.16%和9.34%。
（5）在手订单情况
截至2025年6月30日，公司在手订单合计金额为8.61亿元（含税，下同），其中芯片设计业务在手订单3.07亿元，芯片量产业务在手订单5.54亿元。
2、盈利能力情况
2025年1-6月，公司综合毛利率为18.49%，同比有所下降，主要系全定制服务收入占比下降，而全定制服务项目通常毛利率更高。
公司2025年1-6月期间费用合计1.33亿元，较去年同期增加2,715.37万元，同比增长25.76%，主要系公司持续投入研发创新，本报告期共发生研发费用9,141.75万元，较去年同期增加2,760.14万元，同比增长43.25%。
2025年1-6月，受前述营业收入和毛利率下降及期间费用增长等因素影响，公司实现归属于上市公司股东的净利润为-6,088.23万元，归属于上市公司股东的扣除非经常性损益的净利润为-7,005.56万元。
（二）报告期内经营管理工作推进情况
1、深耕主营业务，为下游客户提供高价值、差异化的一站式芯片定制服务公司致力于为下游客户提供高价值、差异化的一站式芯片定制服务，借助公司自身在工艺、自主IP及SoC核心技术方面的优势，公司与业内知名的系统厂商和芯片设计企业开展合作，持续提升公司竞争力。
本报告期内，公司提供芯片设计服务的用于国产测试机台的芯片成功流片，该芯片基于SMIC40LL工艺，实现了1,600Mbps的DDRIO接口吞吐率，支持4通道的激励输出和对比，同时每个通道拥有256组Time-Sets的Edge选择，实现了测试机台高速数字信号的全相位采集，同时集成了温度传感器，处理器能够根据温度信息动态调整内部电路的Skew值。该芯片MPW版本一次成功，达到客户机台测试数字芯片的需要。
目前，公司提供芯片设计服务的MRAM控制芯片项目持续推进，预计将于年内流片。该芯片基于SMIC55LL工艺进行逻辑控制设计，实现了国产MRAM存储的突破，且基于其成本方面的优势，可在后续SoC设计过程中逐步替换外挂FLASH及片上SRAM等低速应用场景，该芯片预计后续将进行多次迭代，具有较大的商业化前景。
公司提供芯片设计服务的智能网络芯片在特殊工艺平台上进行设计实现，是公司在此工艺平台上的首个项目，且该项目设计规模大、设计难度高，为公司工程定制服务业务历史上子模块数量最多的项目，该项目后续的成功流片将为公司在前述工艺平台的设计和生产奠定良好基础，同时亦为公司进一步优化了更大规模、更多模块数量项目的设计流程。
公司提供芯片设计服务的单点LED驱动芯片目前已通过第一次MPW功能验证，预计将于年内NTO流片。该芯片采用创新的单点LED驱动应用设计方案，其最大挑战在于单颗Die面积以及光学影响。经公司设计团队反复优化，目前已经将芯片面积压缩至单张晶圆30万颗的量级并对光学影响做了屏蔽优化。该芯片具有较大的市场需求，后续有望为公司贡献持续的量产业务收入。
2、投入研发创新，“IP＋平台”研发取得积极进展
公司高度重视研发创新，致力于持续增强自身的技术储备及核心技术能力。报告期内，公司积极推进募投项目实施，扩充研发队伍规模，2025年1-6月研发费用为9,141.75万元，较上年同期增加2,760.14万元，同比增长43.25%，占公司营业收入比例达到32.44%。公司本期新申请发明专利16项，新获授权发明专利20项，截至报告期末，公司共有发明专利118项，实用新型专利27项，软件著作权32项，集成电路布图设计专有权18项。
同时，报告期内公司持续围绕“IP＋平台”开展研发工作，在高速接口IP、高性能模拟IP及系统级芯片平台方面持续取得研发进展，具体如下：
（1）高速接口IP方面：
①DDR：公司基于28nmHKC+工艺的72bitDDR、LPDDRIP设计验证成功，最高速率达到2,667Mbps，已实现量产交付；基于28nmHKD2.5V工艺的DDR、LPDDRIP设计验证成功,最高速率达到2,667Mbps；基于22nm工艺平台的DDR5IP完成架构验证，DDR5IP核技术是支撑新一代高性能计算芯片的关键模块，主要涵盖控制器、PHY物理层及完整子系统解决方案。
②SerDes与PCIe：公司基于28nmHKD1.8V工艺的16GbpsSerDesIP及PCIe4IP设计完成进入验证阶段；公司已开展基于28nm工艺平台的28GbpsSerDesIP的设计开发工作并即将进入流片验证阶段，重点布局高速互连技术储备，未来将用于25Gbps以上以太网物理层芯片及车载高速视频传输芯片等领域。
③MIPI：公司基于28nmHKD1.8V工艺的4.5GbpsMIPIDPHYIP设计完成进入验证阶段。
④PSRAM：公司基于28nmHKD2.5V工艺的PSRAMIP实现客户交付。
⑤TCAM：公司基于28nmHKC+工艺TCAMIP设计验证成功，最高速率可达到900MHz。
（2）高性能模拟IP方面：
①ADC：公司基于28nmHKD1.8V工艺12bitSARADCIP设计验证成功，最高采样率达到125Msps，有效位达到10bit以上。基于40nmLL工艺16bitADC的成功经验，针对40nmEF工艺平台进行IP的性能提升与优化设计已经完成，进入硅验证阶段。
②PLL：公司基于28nmHKD1.8V工艺的PLLIP设计验证成功；基于28nmHKD2.5V工艺PLLIP设计验证成功，最高速率达到4.5GHz，并实现客户交付。
③PMU：公司基于40nmEF工艺的宽压低功耗电源管理IP平台设计完成进入验证阶段。
（3）系统级芯片平台研发方面：
①车规平台方面：公司基于40nmEFlash的车规双核锁步MCU平台目前已经MPW回片，并完成点亮测试和基本功能验证，验证结果正常并达到平台研发预期。
②端侧AI平台方面：公司基于28nm工艺实现AIISP、大小核CPU、NOC总线、高速SerDes接口等集成，目前已初步完成FPGA原型验证，并将进一步根据技术演进进行前端设计的迭代升级。
③自动测试平台方面：公司已分别实现MIPI、SerDes、PCIe、DDR、ADC、RF、TCAM、PSRAM、EMMC的自动化测试系统搭建，并在实际项目中得以应用验证，测试数据的一致性有保证，测试效率大幅度提高。目前该项目根据公司更多的实际项目需求，进一步拓展并丰富功能，如USB、DAC等测试，同时逐步支持远程访问与控制。
3、加速市场拓展，着力布局车规芯片、人工智能、先进封装等新兴领域公司持续加大在车规级芯片平台方面的投入力度。近年来随着汽车在智能化、电气化和网联化方面的不断深入发展，高性能车规MCU的重要性与日俱增，作为汽车智能化、电动化的“大脑”，其作用亦从传统控制扩展到数据处理、数据保护和生态协同等，在基础控制功能之外还涉及到复杂的数据处理、实时决策和安全保障的功能需求，是汽车电子领域重要的组成部分及未来重要的发展方向之一。公司自研的车规MCU平台在本报告期内已经MPW回片，并完成点亮测试和基本功能验证，验证结果正常并达到平台研发预期。该平台采用双核设计，通过冗余核、ECC内存、故障自检（BIST）等机制保证了芯片性能，同时通过锁步核（LockstepCore）实时比对运算结果从而检测硬件故障提供了安全保障。总体而言，公司自研的车规MCU平台具有高性能、强稳定性、多重数据保护能力、高实时性、外设接口丰富等特点，上述特点亦使得其能够适用于多个应用场景，包括动力控制总成（如新能源车的电机控制、燃油车的燃油喷射控制等），底盘系统（如电子稳定程序、主动悬架控制等），传感器融合等。依托公司在车规MCU方面的投入、丰富的自有IP以及芯片定制方面的项目经验和技术优势，公司未来能够满足汽车电子领域不同客户的多样性需求，强化公司在该领域的核心竞争力。
在人工智能、数据中心及智能汽车等领域的强劲需求驱动下，高速接口IP技术正加速迭代，成为芯片设计的核心支撑之一。公司在多工艺平台IP研发领域取得多项积极进展。基于28HKC+工艺平台的DDR、SerDes、PCIe、MIPI、USB等高速接口IP已完成验证并实现量产交付，能够为数据中心AI加速芯片、车载SoC等高性能场景需求提供支持，同时上述IP集成先进信号完整性（SI）和电源完整性（PI）设计，能够提升IP在复杂电磁环境下的可靠性。在28HKD工艺平台上，全线DDR、SerDes、PCIe、MIPI、USB等高速接口IP完成客户小批量验证，新增的PSRAM和EMMCIP产品线进一步补充了公司在低功耗存储接口领域的布局。
与此同时，公司已开展基于28nm工艺平台的28GbpsSerDesIP的设计开发工作并即将进入流片验证阶段，重点布局高速互连技术储备，未来将用于25Gbps以上以太网物理层芯片及车载高速视频传输芯片等领域，该技术匹配IEEE802.3标准（如10GBASE-KR、25GBASE-KR），调试过程涉及自协商（Auto-Negotiation）和链路训练（LinkTraining）机制；此外，公司基于22nm工艺平台的DDR5IP完成架构验证，DDR5IP核技术是支撑新一代高性能计算芯片的关键模块，主要涵盖控制器、PHY物理层及完整子系统解决方案，通过高速率、低功耗及创新架构设计，已深度融入AI计算、数据中心、移动终端及工业控制等高性能领域。
公司亦进一步结合3D封装技术优化IP互连效率，上述IP适配Chiplet架构对高带宽、低延迟的需求，能够助力客户实现异构集成设计。结合公司自研IP库（包括DDR、SerDes等）与YouSiP硅验证平台，公司得以协助客户缩短从设计到流片的周期，降低多工艺适配风险，同时通过IP模块化复用，能够快速响应并实现客户定制化需求，例如针对AI推理芯片优化PCIe协议栈等，从而进一步提升了公司一站式芯片定制服务能力。公司目前还在与封装厂商合作开发2.5D/3D互连方案，进一步强化接口IP在先进封装中的信号传输效率。
4、优化公司治理，完善治理制度及治理结构，积极分红增强投资者信心报告期内，公司持续强化制度建设和内控体系建设，不断提升公司管理水平、法人治理水平和规范运作水平。公司积极落实中国证监会《关于新<公司法>配套制度规则实施相关过渡期安排》，按照新《公司法》及新修订的《上市公司章程指引》《上市公司股东会规则》等法律法规及规范性文件的要求，对《公司章程》《股东会议事规则》及《董事会议事规则》进行了修订。同时公司积极推进监事会改革工作，由董事会审计委员会行使原监事会的职权，不再设监事会。此外公司于2025年6月根据修订后《公司章程》要求，由职工代表大会选举产生1名职工董事，进一步完善了公司的法人治理结构，推动公司和职工共同发展。
公司牢固树立以投资者为本的理念，于2025年5月29日召开的年度股东大会审议通过了2024年度利润分配方案，向全体股东每10股派发现金股利1.70元（含税），合计派发现金股利人民币2,040.00万元，占2024年度公司实现归属于上市公司股东净利润的33.42%。上述利润分配方案已于2025年7月实施。
公司重视与投资者的沟通交流工作，于2025年5月15日参加由上海上市公司协会、上证所信息网络有限公司举办的“2025年上海辖区上市公司年报集体业绩说明会”，同时公司积极开展投资者接待交流活动，加深投资者对公司的认识，强化公司在资本市场的形象，促进公司与投资者的良性互动。此外公司亦于报告期内制定并审议通过《市值管理制度》，进一步提升公司投资价值，规范公司的市值管理行为，加强对股东的回报能力。
非企业会计准则财务指标变动情况分析及展望
报告期内公司经营情况的重大变化，以及报告期内发生的对公司经营情况有重大影响和预计未来会有重大影响的事项。
|
|